Утечка данных на MILAN-X MILAN-X EPYC CPYS PRESTS 768MB L3, уменьшенные базовые часы

Наблюдается новый набор утечек вокруг процессора сервера следующего поколения AMD, CodeNamed Milan-X. MILAN-X использует ту же микроархитектуру, что и нынешний Милан AMD, но с одним существенным различием: до 768 МБ L3, разделенного от 8 Chiplets и 64 ядра.

Планы AMD скреплены дополнительно 64 МБ кэша L3 Che Chan Ch Ch Cho Ch Choble через свои новые структуры V-NAND были хорошо обсуждены, но эти утечки - если четко - дайте нам некоторое представление о том, какие компромиссы созерцают компания между TDP, Часовая скорость и размер кэша.

Всего в общей сложности четыре части - 32-ядро и круглосуточно, но верхний и нижний конец являются наиболее интересными.

На высоком положении AMD является торговля ~ 10% базовой часовой частотой для дополнительных 512 МБ L3. В верхней части 16-ядерной отметки 7373x торгуют ~ 13% частоты, но предлагает не менее 48 МБ кэша L3 на сердечник (768 МБ / 16 ядра). Если Milan-X использует одни и те же конфигурации Ch Chublet, что и MILAN, AMD освещает только два ядра на Ch Ch Choblet для того, чтобы подобное процессорным процессом - но компания имеет что-то подобное ранее. AMD в настоящее время уходит из восьмидерных процессоров с 256 МБ L3 в общей сложности или 32 МБ L3 за кэш. AMD может быть резервировать V-Cache для его мощных продуктов; Большинство 16-ядерных чипсов AMD нацелены на TDP ниже 240 Вт.

В другом месте AMD предположил, что его V-Cache стоит ~ 15-процентных характеристик, что может показаться, что компания отказывается от большей части его преимущества путем торговли базовой часовой скоростью. Это, вероятно, не верно, по нескольким причинам. Во-первых, базовые часы отражают минимальные часы, не обязательно постоянные часы процессора. Во-вторых, рабочие нагрузки серверов не масштабируются в зависимости от тех же факторов, что и настольные рабочие нагрузки во всех случаях.

Рабочие нагрузки на рабочем столе, как правило, задержка, а не связана с пропускной способностью. Очевидно, что есть серверные приложения, которые также столкнулись с узкими местами задержки, но 64-ядра CPU AMD требует довольно много пропускной способности памяти, чтобы его подавать. Огромный кэш-память L3 на этих чипах будет компенсировать требования пропускной способности памяти. Если AMD строит новый 64-ядерный нитокщик на одном из этих основных планов - и я не вижу причин думать, что это не будет - мы можем ожидать, что чип предложит улучшению производительности в частности. Испытания 3990x против 3995WX показали, что первая пропускает вполне память. AMD может также сохранить некоторую мощность на ткани, если она может чаще держать данные локальными в процессор, хотя это может быть зависимым от рабочей нагрузки.

Слование кэша гиганта L3 на верхней части чипа не обязательно не обязательно звучит как большая вероятность, но способность AMD уложит уменьшению вертикально и работа, которую она сделала, чтобы сохранить адаптивность кэша, сделать это очень интересный чип. Никто не принес коммерческий высококачественный продукт ЦП на рынок с использованием стека 3D-чипа, подобный этому, хотя Intel имеет свои обширные планы вокруг 3D уборки укладки через продукты, такие как Foveros и Emib. С Milan AMD пришлось сделать несколько компромиссов между соединениями и сердечниками, поэтому мы увидим, как дополнительный 64 МБ кэша кэша L3 на Chatlet изменяет уравнение мощности в ближайшие несколько месяцев.

Читать далее

Massive MILAN-X AMD MILAN-X приходит в 1 квартале 2022 с 768 МБ кэша L3, 64 ядра

Огромный L3 AMD MILAN-X CPU MILAN-X будет отправлять в 1 квартале 2 2022 и совместима с существующими материнными платами EPYC.