У міру того, як Chip Design Cosot Skyrocket, 3-нм процесовий вузол знаходиться під загрозою

Протягом останніх років напівпровідникова промисловість дедалі частіше доставляла нові вузли процесу, оскільки переваги кожного нового вузла зменшилися, а витрати на усиновлення зросли. Одна з найважливіших причин, якими ливарники, як TSMC, GlobalFoundries, Samsung та Intel, працюють над впровадженням екстремальної ультрафіолетової літографії (EUV) у майбутні технологічні вузли, тому що вартість невикористання EUV стає нестабільною.

Але, хоча очікується, що EUV зменшить вартість виробничих процесорів, скоротивши кількість масок, необхідних для дизайну, це нічого не зменшує витрати на проектування чіпа, і витрати на проектування чіпів зростають так швидко, що вони можуть ефективно вбиває довгострокове масштабування напівпровідників по всій галузі.

Нещодавня стаття на Semiengineering досліджує це явище і потворні криві вартості водіння. Сьогодні Samsung та GlobalFoundries сподіваються надати нанорозмірні ПЕТ як спадкоємець FinFET, тоді як TSMC досліджує як наношетки, так і нанопроволоки (Intel нічого не сказав про свої плани). Всі ці підходи є високо теоретичними (3nm не є довгостроковим вузлом у будь-якому випадку), але існує інша проблема, що очікує в крилах, навіть якщо ці нові типи транзисторів можуть бути уточнені і випущені на ринок: вартість проектування. Очікується, що ціна 3-мегапіксельного мікросхему становитиме від 500 до 1,5 мільярдів доларів, причому остання цифра відведена для високоякісного GPU від Nvidia.

Наступна таблиця з IBS показує очікувані витрати на проектування через 5 нм - точка даних 3-нм навіть ще не наведена на графіку. Якщо обробляти колонці "16nm" як еквівалентну для різних чіпів 12/14 / 16nm, які ми бачили на ринку до цих пір, це означає, що вартість приблизно 100 мільйонів доларів США для побудови нового GPU, CPU або SoC. Навіть при 7nm вартість дизайну втричі збільшилася. Але переміщення від 7 нм до 3 нм означатиме збільшення витрат ще на 5 разів.

"Для промисловості потрібно значно збільшити функціональність, а також трохи збільшити витрати транзисторів, щоб виправдати використання 3-нм", - сказав Гендель Джонс, керівник міжнародних бізнес-стратегій (IBS). "3-нм буде коштувати від 4 до 5 мільярдів доларів у процесі розробки, а витрати на фабрику на 40 тисяч пластин на місяць складуть від 15 до 20 мільярдів доларів".

І все це готівка розгортається в пошуках невеликих і менших покращень. На 3нм, відносна ціна / продуктивність, що очікується, буде запропонована приблизно на 20 відсотків, порівняно з приблизно 30 відсотками сьогодні.

Залежність напівпровідникової промисловості

Питання витрат вже почали трансформувати напівпровідникову промисловість в цілому. З меншою кількістю клієнтів, які переміщуються до нових вузлів, фірми все більше і більше ускладнюють виправдання цих оновлень, що є однією з причин, чому основні ливарні заводи залишаються на передньому краї. TSMC, Samsung, GlobalFoundries та Intel - це останні чотири передові ливарники. І складність керування FinFETs та подальшими розробками вперед може мати інший вплив, що ви не бачите багато обговорення в наші дні: відновлення / поліпшення старих вузлів, на відміну від постійного будівництва нових.

Оскільки вартість переходу на новий вузол зростає, відносна вартість вдосконалення старих вузлів як засобу пропонування значущих покращень клієнтів також зростає. Ми вже бачили деякі докази цих зрушень вже, коли ливарники іноді висвітлюють уточнення старих вузлів або використання старих вузлів у поєднанні з новітніми технологіями виготовлення. Наприклад, коли компанія Samsung перейшла на створення 3D NAND, вона зробила це на 40-нм процесі. Використовуючи старший процесовий вузол, Samsung зміг підвищити характеристики свого TLC NAND. Хоча Micron та Intel не конкретно вказали, який процесовий вузол вони використовують для свого NAND чотирьохядерного елемента (QLC), він майже напевно буде побудований на старшому процесовому вузлі. І GlobalFoundries має 22-метрову вузол з FDSOI - це очевидна спроба обслуговувати клієнтів, які хотіли перейти до вдосконаленого вузла процесора нижче 28 нм, але потребували низької потужності та менші витрати на проектування в порівнянні з FinFET 14/16 нм. (Витрати на проектування більш високі для FinFET, вартість вафлі вище для FD-SOI).

Вартість проектування від 500 до 500 мільйонів доларів США вимагає від AMD, Intel або Nvidia розповсюджувати свою продукцію протягом більш тривалого періоду часу, причому точна тривалість залежить, звичайно, від загального доходу компанії. Але незалежно від того, що він представляє величезні грошові витрати, які ці компанії зараз не платять. І це, в свою чергу, могло б ускладнити навіть найбільші фірми, щоб виправдати такі види інвестицій. Це також допомагає пояснити, чому ці компанії так зацікавлені в машинному вивченні та ринках AI. Він буде приймати великі цифри доходів, щоб виправдати ці витрати, і висока вартість обладнання для підприємств та центрів обробки даних центрів може бути єдиним способом виправдання побудови споживчого обладнання на всіх. Якщо криві витрат стануть надто потворними, загальне масштабування може ефективно зупинитися - навіть якщо фізики ще не зовсім вийшли з резервуару.

Читати далі

Звіт: Intel побудує DG2 на TSMC на «Покращеному» 7-нм вузлі

Подейкують, що Intel будує свій майбутній графічний процесор DG2 на TSMC, на ще не названому 7-нм процесі.

Звіт: Intel передаватиме виробництво Core i3 на 5-нм вузол TSMC

Це був перший випадок, коли гігантський чіп створив один із своїх центральних процесорів на іншому технологічному вузлі компанії. Не буде перебільшенням назвати це ключовим моментом в історії Intel.

Як визначаються вузли процесу?

Ми багато говоримо про технологічні вузли на wfoojjaec, але ми не завжди детально визначаємо, як визначаються вузли чи як вони відрізняються між виробниками. Давайте це виправимо.

Intel може змінити його нумерацію вузлів процесу, щоб вирівняти з TSMC, Samsung

Як повідомляється, Intel розглядає зміни до того, як він повідомляє про те, що він має розмір вузлів. Це може бути гарна ідея.