Поскольку стоимость чипа составляет стоимость Skyrocket, 3-нм технологический узел находится под угрозой

Поскольку стоимость чипа составляет стоимость Skyrocket, 3-нм технологический узел находится под угрозой

За последние несколько лет у полупроводниковой промышленности все труднее было внедрять новые технологические узлы, так как преимущества каждого нового узла сократились, а затраты на принятие выросли. Одна из главных причин, по которой такие литейные заводы, как TSMC, GlobalFoundries, Samsung и Intel, работают над внедрением экстремальной ультрафиолетовой литографии (EUV) в будущие технологические узлы, потому что стоимость использования EUV стала неустойчивой.

Но в то время как EUV, как ожидается, сократит затраты на производство процессоров, сократив количество масок, необходимых для каждого проекта, он ничего не делает, чтобы снизить затраты на разработку чипа в первую очередь - и затраты на дизайн чипов растут так быстро, что они могут эффективно убить долгосрочное полупроводниковое масштабирование по всей отрасли.

Недавняя статья в «Полуинжиниринге» исследовала эти явления и критические кривые стоимости. Прямо сейчас, Samsung и GlobalFoundries надеются доставить полевые транзисторы наносетей в качестве преемника FinFET, а TSMC изучает как наноселекторы, так и нанопроволки (Intel ничего не говорит о своих планах). Все эти подходы весьма теоретичны (в любом случае 3nm не является ближайшим узлом), но в крыльях есть другая проблема, даже если эти новые типы транзисторов могут быть усовершенствованы и выведены на рынок: стоимость разработки. Ожидается, что цена на 3-нм чип составит от $ 500 млн до $ 1,5 млрд, причем последняя цифра зарезервирована для высокопроизводительного графического процессора от Nvidia.

Следующая диаграмма из IBS показывает ожидаемые затраты на проектирование через 5 нм - точка данных 3nm еще не указана на графике. Рассмотрение столбца «16 нм» эквивалентно различным чипам 12/14/16 нм, которые мы видели на рынке до сих пор, это означает, что стоимость около $ 100 млн для создания нового графического процессора, процессора или SoC. Даже в 7 нм стоимость дизайна увеличилась в три раза. Но переход от 7nm до 3nm означал бы увеличение затрат еще на 5 раз.

Поскольку стоимость чипа составляет стоимость Skyrocket, 3-нм технологический узел находится под угрозой

«В отрасли необходимо добиться значительного увеличения функциональности, а также небольшого увеличения затрат на транзистор, чтобы оправдать использование 3 нм», - сказал Гендель Джонс, исполнительный директор International Business Strategies (IBS). «3nm будет стоить от 4 до 5 миллиардов долларов в процессе разработки, а стоимость завода на 40 000 пластин в месяц составит от 15 до 20 миллиардов долларов».

И все эти деньги выделяются в поисках небольших и меньших улучшений. Ожидается, что к 3nm относительное повышение цены / эффективности составит около 20 процентов, по сравнению с приблизительно 30 процентами сегодня.

Развитие полупроводниковой промышленности

Проблемы с затратами уже начали трансформировать полупроводниковые отрасли в целом. Поскольку все меньше и меньше клиентов переходят на новые узлы, фирмам все труднее оправдывать эти обновления, что является одной из причин, по которой на передовых рубежах осталось очень мало крупных литейных цехов. TSMC, Samsung, GlobalFoundries и Intel являются последними четырьмя лидирующими литейными заводами. И сложность вовлечения FinFET и последующих проектов вперед может иметь еще одно влияние: вы не видите много дискуссий об этих днях: восстановление / улучшение старых узлов, в отличие от непрерывного строительства новых.

По мере того, как стоимость перехода на новый узел возрастает, возрастает и относительная ценность улучшения старых узлов как средства обеспечения значимых улучшений клиентов. Мы уже видели некоторые свидетельства этих сдвигов уже, поскольку литейные компании иногда выделяют уточнения для более старых узлов или использование старых узлов в сочетании с более новыми технологиями производства. Например, когда Samsung переключился на создание 3D-NAND, он сделал это на 40-нм процессе. Используя более старый узел процесса, Samsung смог улучшить характеристики своей TLC NAND. В то время как Micron и Intel не указали конкретно, какой технологический узел они используют для своей четырехъядерной ячейки (QLC) NAND, ее почти наверняка можно будет построить и на более старом узле процесса. И у GlobalFoundries есть 22-нм узел с FDSOI - очевидная попытка удовлетворить клиентов, которые хотели перейти на улучшенный узел процесса ниже 28 нм, но нуждались в малой мощности и меньших затратах на проектирование по сравнению с 14/16 нм FinFET. (Расходы на проектирование для FinFET выше, затраты на подложку выше для FD-SOI).

Стоимость проектирования стоимостью 500 млн. Долл. США за 1 долл. США потребует, чтобы AMD, Intel или Nvidia распространяли свою работу в течение более длительных периодов времени, причем определенная длина зависела, конечно, от общего дохода компании. Но независимо от того, представляет ли он огромные денежные издержки, которые эти компании в настоящее время не платят. И это, в свою очередь, может затруднить даже крупнейшим фирмам обосновать такие инвестиции. Это также помогает объяснить, почему эти компании так заинтересованы в компьютерном обучении и рынках ИИ. Для оправдания этих расходов потребуются огромные цифры выручки, а высокая стоимость аппаратного обеспечения для рынков предприятий и центров обработки данных может быть единственным способом оправдать создание потребительского оборудования вообще. Если кривые затрат становятся слишком уродливыми, общее масштабирование может эффективно прекратиться - даже если физики еще не совсем отстают.