Кеш L2 проти L3: у чому різниця?

Процесори мають ряд рівнів кешування. Ми загалом обговорювали структури кешу в нашому пояснювачі L1 і L2, але ми не витрачали стільки часу, обговорюючи, як працює L3 або чим він відрізняється від кешу L1 або L2.

На найпростішому рівні кеш L3 - це просто більша, повільніша версія кешу L2. Тоді, коли більшість чіпів були одноядерними процесорами, це, як правило, було правдою. Перші кеші L3 фактично були побудовані на самій материнській платі, підключені до центрального процесора через задню шину (на відміну від передньої шини). Коли AMD випустила своє сімейство процесорів K6-III, багато існуючих материнських плат K6 / K-2 могли прийняти і K6-III. Зазвичай ці плати мали 512K-2MB кеш-пам'яті L2 - коли вставлявся K6-III з інтегрованим кешем L2, ці повільніші кеші на основі материнських плат стали замість них L3.

На рубежі століть ляпання додаткового кешу L3 на чіпі стало простим способом підвищення продуктивності - першим орієнтованим на споживача Intel Pentium 4 “Extreme Edition” був перероблений Gallatin Xeon з 2 МБ вбудованою плашкою. Додавши, що кеш-пам'яті було достатньо, щоб придбати Pentium 4 EE на 10-20 відсотків приріст продуктивності порівняно зі стандартною лінійкою Northwood.

Кеш і багатоядерний Curveball

Оскільки багатоядерні процесори стали більш поширеними, кеш-пам’ять L3 почала частіше з’являтися на споживчому обладнанні. Ці мікросхеми, такі як Nehalem від Intel та K10 від AMD (Барселона), використовували L3 як більше, ніж просто більший, повільний зворотний стоп для L2. На додаток до цієї функції, кеш L3 часто використовується між усіма процесорами на одному шматку кремнію. Це на відміну від кеш-пам’яті L1 та L2, які, як правило, є приватними та присвячені потребам кожного конкретного ядра. (Дизайн AMD Bulldozer - це виняток - Bulldozer, Piledriver і Steamroller мають спільний кеш інструкцій L1 між двома ядрами в кожному модулі). Процесори AMD Ryzen на базі ядер Zen, Zen + і Zen 2 мають спільний L3, але структура модулів CCX від AMD залишила центральний процесор більш функціональним, як у кеш-пам’яті 2x3 МБ L3, по одному для кожного кластера CCX, на відміну від одного великого , уніфікований кеш L3, як стандартний процесор Intel.

Приватні кеші L1 / L2 та спільний L3 навряд чи є єдиним способом розробити ієрархію кеш-пам’яті, але це загальноприйнятий підхід, який прийняли багато постачальників. Надання кожному окремому ядру виділених L1 і L2 скорочує затримки доступу та зменшує ймовірність суперечок у кеші - це означає, що два різних ядра не перезаписують життєво важливі дані, які інший розміщує у місці на користь власного навантаження. Загальний кеш L3 повільніший, але набагато більший, що означає, що він може зберігати дані для всіх ядер одночасно. Складні алгоритми використовуються для того, щоб Core 0 прагнув зберігати інформацію, найближчу до себе, тоді як Core 7 через матрицю також наближає необхідні дані до себе.

На відміну від L1 та L2, які майже завжди орієнтовані на центральний процесор та є приватними, L3 також можна використовувати спільно з іншими пристроями чи можливостями. Процесори Intel Sandy Bridge розділили 8 МБ кеш-пам'яті L3 з вбудованим графічним ядром (Ivy Bridge надав графічному процесору власний виділений фрагмент кеш-пам'яті L3 замість спільного використання 8 МБ). Документація Intel Tiger Lake вказує на те, що вбудований кеш процесора також може функціонувати як LLC для графічного процесора.

На відміну від кеш-пам’яті L1 та L2, обидва з яких, як правило, фіксовані і варіюються лише незначно (і в основному для бюджетних частин), як AMD, так і Intel пропонують різні чіпи зі значно різною кількістю L3. Intel, як правило, продає принаймні кілька Xeons з меншим числом ядер, вищими частотами та вищим співвідношенням кеш-пам'яті L3 на процесор. AMD Epyc 7F52 поєднує в собі повний 256 МБ кеш-пам’яті L3 лише з 16 ядрами та 32 потоками.

Сьогодні L3 характеризується як пул швидкої пам'яті, загальний для всіх центральних процесорів на SoC. Він часто замикається незалежно від решти ядра процесора і може бути динамічно розподілений для збалансування швидкості доступу, енергоспоживання та ємності. Хоча він і не настільки швидкий, як L1 або L2, він часто є більш гнучким і відіграє життєво важливу роль в управлінні міжядерним спілкуванням. Також не рідко можна спостерігати, що кеші L3 використовуються як LLC, якими користуються центральний процесор і графічний процесор, або навіть спостерігають, як величезний кеш L3 з’являється на відеокартах, таких як архітектура AMD RDNA2.

Читати далі

SpaceX запускає бета-версію "Краще від нічого"

Тим нечисленним щасливчикам, які отримали запрошення спробувати послугу, доведеться заплатити неабияку попередню вартість, і швидкість руху не вражає. Все-таки це супутникове Інтернет нового покоління.

Чому чіп M1 від Apple загрожує Intel та AMD

Власна історія Intel говорить про це, і AMD повинна дуже серйозно поставитися до нового SoC M1 від Apple.

Як працюють кеші процесорів L1 та L2 та чому вони є важливою частиною сучасних чіпів

Вам коли-небудь цікаво було, як працюють кеші L1 та L2? Ми раді, що ви запитали. Тут ми глибоко зануримось у структуру та природу одного з найважливіших обчислювальних проектів та інновацій.

4K проти UHD: в чому різниця?

Терміни UHD та 4K стали настільки суперечливими, що виробники телевізійних програм, мовники та технічні блоги використовують їх взаємозамінно - але це не одне й те саме.