Gigabyte витікає AMD ZEN 4 Детальніше: 5NM, AVX-512, 96 CORES, 12-канальний DDR5

Gigabyte не має великого місяця. Компанія постраждала від нападу, яка вкрала 112 ГБ даних від своїх серверів минулого тижня, у тому числі (мабуть) даних про майбутні сервери Генуї, засновані на архітектурі Jzen 4.

Дзен 4 не запускається найближчим часом. Наступний серверний процесор, який очікує від AMD, є Milan-X, який поєднує 64 МБ вертикально встановленого кешу L3 на хліб з існуючим дзен 3 ядром, або до 512 МБ додаткового L3. ZEN 4, коли він надходить наступного року, принесе низку фундаментальних змін (і, мабуть, зберігатиме свій більший кеш L3).

Протікані документи, якщо точні, опишіть ЦЕНТ-сервер JEN 4 Genoa з до 96 сердечників та 12 каналів пам'яті DDR5, оціненого в DDR5-5200. Це працює на половину терабайт пропускної здатності пам'яті в цілому. Хоча кількість каналів пам'яті за хпет залишається незмінним (одним), збільшення масивного збільшення кешу L3 очікується від Milan-X, у поєднанні з Genoa 1,62x збільшення смуги пропускної здатності пам'яті, буде тримати ядром, як ніколи раніше. Якщо AMD створює верхній робочий стіл, який виходить з цього ядра, ми очікуємо, що це буде меншою пам'яттю-пропускною здатністю, ніж Thergripper 3990x для цих двох причин.

Витік також показує, що TDP на серверах Генуї будуть очолювати вгору, від поточного 280 Вт до 320-400 Вт для вищих продуктів. Відображається вище значення 64-сердечника 400 Вт, мабуть, мабуть, збільшить вищі частоти, ніж 96-основний варіант. Зауважте, що існує навіть вище 700 Вт, що ЦП дозволяється потрапити на 1 мс або менше.

Що стосується претензії AVX-512, то існує певний документ, що згадує підтримку AVX-512 у майбутніх процесорах AMD.

Незважаючи на зміну до 5nm, додавання функцій, таких як AVX-512 означає, що фактичні розміри Chiplet не змінилися. Збільшення енергоспоживання від Мілана до Генуї, ймовірно, пов'язана з рядом факторів, включаючи збільшення кеш-пам'яті L3 (ми припускаємо, що ця функція переносить з Milan-X), збільшивши взаємозв'язок, щоб зберегти всі 96 сердечників, а також потужність Вимоги до AVX-512. Intel обійняв AVX-512 років тому, незважаючи на те, що він несе важкий покарання, і вимагає процесора, щоб запустити на нижчих частотах, щоб перебувати в термічних межах. AMD може отримати функцію зараз, коли вплив менший.

Ці витоки широко у відповідності з тим, що ми очікували, але вони підтверджують, що AMD збирається почати черговий ядро ​​знову. Після запровадження 16 сердечників на робочому столі та 64 ядрах у робочих станціях та серверах, AMD дав ринок кілька років, щоб перетравлювати поліпшення. Ми бачили різке збільшення кількості геймерів з шестичатними та восьми чіпсами протягом останніх 12 місяців, що свідчить про те, що геймери дійсно скористалися перевагою збільшення основних підрахунків зараз на пропозицію від AMD та Intel. Не вдається, що AMD має намір збільшити підрахунку ядра споживачів, але натискання до 96 сердечників у верхній частині стека дає компанії деяку дихальну кімнату.

Як завжди, чутки та витоки повинні бути взяті з зерном солі. Hat-tip to computerbase.de для інформації.

Читати далі

ЗВІТ: Google Tensor Chip використовуватиме 5nm процесу, Samsung до виробництва

Цей чіп прийде в новому пікселі 6 і 6 Pro пізніше цього року, але Google не запропонував жодної реальної деталі апаратного забезпечення на тензор, за винятком того, що він заснований на технології від своїх чіпів сервера Tensor AI. Незважаючи на себе нову доповідь, в тому числі кілька танталізуючих деталей.

Інтеграція EUV на 5nm все ще ризикована, з основними проблемами вирішення

TSMC, GlobalFoundries, Samsung та Intel все інтегрують EUV в майбутні вузли процесу, хоча великі дослідницькі компанії попереджають про високу щільність дефектів та інші проблеми. Чому поспішати?

Samsung, ARM Розгортайте співпрацю в HPC на 7nm, 5nm

Samsung розширює партнерство з ARM на 7nm і 5nm і готується побудувати машини для HPC і серверних ринків.

TSMC оголошує про перший ризик виробництва EUn 7nm, 5nm Tapeouts у другому кварталі 2019 року

TSMC оголосила, що вона вилучила свій перший 7-нм дизайн EUV, з виробництвом 5-нм ризику планується в другому кварталі 2019 року. Попередні 7-нм чіпи були і будуються за допомогою звичайної літографії.