Ядро Western Digital RISC-V «Swerv» теперь доступно бесплатно

Western Digital объявила, что завершила работу над ядром процессора Swerv RISC-V, и опубликовала абстракцию уровня передачи регистров (RTL) проекта. Публикация кода RTL позволяет другим компаниям использовать дизайн.

Инициативы в области аппаратного обеспечения с открытым исходным кодом и ISA существуют десятилетиями, но RISC-V собрала критическую экосистему и корпоративные интересы в этих проектах, где исторически стимулов для участия было мало. Проблема заключается, главным образом, не в экономии средств - особенно с уменьшением размеров узлов, затраты на лицензирование ядра ARM просто не составляют основную часть. Конец традиционного масштабирования по закону Мура переместил интерес к МСА, как и рост IoT, AI, ML и необходимость новых архитектур для решения этих проблем.

Western Digital опубликовала официальный документ, чтобы поделиться своими мыслями по этой теме. Основное внимание уделяется модульности, настраиваемости и настраиваемости RISC-V ISA, прежде чем указывать:

По мере того, как приложения больших данных и быстрых данных начинают создавать более экстремальные рабочие нагрузки, необходимо будет создавать специализированные архитектуры, чтобы определить, где современные архитектуры общего назначения достигли своего предела. Приложения, которые требуют аналитики, машинного обучения, искусственного интеллекта и интеллектуальных систем, требуют специальных архитектур.

Однако создание полноценной экосистемы для ISA требует времени, поэтому первые коммерческие ядра RISC-V, которые мы видим на рынке, ориентированы на меньшие ниши. В этом случае Swerv предназначен для поддержки операций видеонаблюдения в реальном времени, питания устройств IoT и выполнения аналитики в режиме реального времени на пограничных данных.

Swerv от Western Digital - это энергосберегающий, упорядоченный дизайн с двухсторонней суперскалярной архитектурой и восьмиступенчатым конвейером. Если он реализован в технологии 28 нм, он может работать на частоте до 1,8 ГГц. Моделируемая производительность составляет 4,9 CoreMark / MHz, что сделает этот процессор немного быстрее, чем более старый Cortex-A15 от ARM.

Western Digital также анонсирует собственную технологию когерентной памяти OmniXtend, которая позволяет поддерживать когерентность кэша в сетях Ethernet. Эта возможность была разработана совместно с другим крупным игроком в экосистеме RISC-V, SiFive, и должна быть расширена для решения других типов ускорителей.

Поскольку аппаратное обеспечение не очень полезно без программного обеспечения для его запуска, Western Digital запускает симулятор набора инструкций Swerv. Это программа для симуляции выполнения кода на ядрах Swerv, ускоряющая общее время разработки. Хотя мы не ожидаем увидеть появление этих ядер на обычных ПК, Wer's Swerv может сыграть интересную роль в устройствах хранения данных будущего - как и RISC-V. Проект Github компании Western Digital можно найти здесь.