Слух: AMD работает над «Milan-X» с укладкой 3D, на борту HBM

Вернувшись на свой финансовый аналитик в 2020 году, AMD показал, что диаграмма, подчеркивая, что подчеркивая ее серверные конструкции CPU Chops, и что Chiblets не были последним шагом в эволюции его процессоров. AMD решил нарисовать линию из своего первого развертывания HBM в 2015 году до запуска Chiblets, включая будущий процессор, доставляющий упаковку X3D с комбинацией 2.5D и 3D-технологий.

AMD никогда не объявила о конкретном продукте, который принесет X3D на рынок, но новый слух предполагает, что компания работает над продуктом CodeNamed «Milan-X». MILAN-X будет основываться на самых последних архитектуре EPYC-процессора AMD, но это будет развернуть достаточно большее количество пропускной способности памяти, чем мы видели на сервере AMD раньше.

MILAN-X AKA MILAN-X (3D). Genesis Io-Die с укладываемыми Chublets

Я люблю лазанью 😋 https://t.co/o2frgxyd8p

- ExecutableFix (@execufix) 25 мая 2021

Далее GEN I / O / O I / O I / O якобы называется Genesis I / O, а весь комбинированный 2,5-й / 3-й стек сидит на верхней части большого интерполее. Официальная диаграмма AMD показывает 4-высокий стек HBM COR COPU CLUSTER, с одним стеком HBM, предназначенный для каждого чипа.

Возможно, что диаграмма AMD выше, предназначена только для того, чтобы показать общую концепцию того, что компания намерена построить, не точно передает окончательный дизайн продукта. Если диаграмма точна, она предполагает, что MILAN-X будет иметь либо больше ядер на Ch Ch Chuble (16 потребуется для удара 64 ядер в четыре Chiplets) или что MILAN-X появится на 32 ядра. Если диаграмма точна, мельница AMD умирает под кластером CHABLETS.

Это определенно квалифицируется как укладки 3D CHIP, но он также поднимает вопросы о том, сколько мощности умирает в I / O. Кажется вероятно, что AMD наконец-то сократился до 7 нм для ввода / вывода, просто для ограничения общего потребления мощности.

Укладка 3D умирает всегда было трудно, снаружи низкоэнергии сред благодаря задаче движущейся тепла от дна до верхней части стеки без приготовления некоторой части чипового стека в процессе. Святой Грааль штабелирования чипа - поставить несколько высокопоставленных Chiblets друг на друга, в отличие от того, чтобы укладывать их рядом, но Intel и AMD оба решили сначала решать что-то немного легче: положить горячий чип на вершине прохладной.

Intel не использует те же технологию X3D, которую AMD по слухам будет доставить для Milan-X, но его Interconnect 3D Foveros позволил промежуточному процессору Lake Fake Feakefield представить один CPU Big-Core Ice Lake Power "Tremont" CPU CORE. С MILAN-X AMD будет решать что-то значительно более сложное - опять же, предполагая, что оба, что этот слух правда, и что умирание ввода / вывода под кластером чипов.

Говорят, что MILAN-X является чиповым чипом только в центре данных, и не ясно, какое охлаждение необходимо будет иметь решение с уникальной структурой CPU. Предположительно, AMD захочет придерживаться принудительного воздуха, но также возможна жидкое и погружение охлаждения.

Количество пропускной способности MILAN-X было бы предложить в этой конфигурации, безупречно. Наш недавний дебют Tracbench проиллюстрировал, насколько дополнительная пропускная способность памяти может повысить производительность восьмиканального 3995WX по сравнению с четырехканальным каналом 3990x, даже когда последний работает на более высокой частоте. В этом сравнении нитокник 3995WX имеет до 204,8 ГБ / с базидной пропускной способности до 204,8 ГБ / с, чтобы разделить на 64 ядра.

Если каждая Milan-X Chiplet по-прежнему восемь ядер, и чип использует основной, коммерчески доступный HBM2E, мы смотрели где-то между 300-500GB / S ценности пропускной способности памяти на Choblet. Общая доступная пропускная способность памяти через весь чип должен разбить 1TB / S и может достичь 2 ТБ / с. Какие бы другие ограничители могут привязать MILAN-X в тот момент, пропускная способность не будет в среди них. Однако чип также предположительно поддерживает память вне пакета. Даже если мы предположим, что в ближайшем прорывном прорыве, позволяющем для стога 32 ГБ на HBM2E, четыре стека будут только 128 ГБ оперативной памяти, а восемь стеков обеспечит только 256 ГБ. Текущие серверы AMD поддерживают 4TB RAM на розетку, поэтому нет шансов заменить такую ​​емкость с эквивалентным количеством на пакете HBM2E.

Milan-X выглядит как вид чипа AMD может принести, чтобы нести на сапфировые пороги. Ожидается, что ЦП будет представить где-то между 56 и 80 ядрами (отчеты варьировались), а также интегрирует HBM2 на пакет. Sapphire Rapids в настоящее время ожидается в конце 2021 или начале 2022 года. Дата запуска Milan-X не сообщается.

Читать далее

Планы по укладке Qualcomm на «неизбежный» переход на ARM PCS

Qualcomm считает, что архитектуры движения на ARM на компьютерах неизбежно, и он хочет быть готовым к новым, более мощным процессорам.

IBM объявляет о новом прогрессе в 3D -укладке пластин

IBM и один из его партнеров выяснили, как соединить две кремниевые пластины, не требуя стеклянного носителя, теоретически упрощая весь процесс.