Чутка: AMD працює над "Milan-X" з 3D-укладанням, борту HBM

Назад у день фінансового аналітика в 2020 році, AMD показала діаграму, що підкреслює його серверний процесор CPU CHOP, і що Chiplets не був останнім кроком у еволюції його процесора. AMD вирішив намалювати лінію від першого розгортання HBM у 2015 році через запуск киплетів, включаючи майбутній процесор, що забезпечує упаковку X3D з комбінацією 2,5D та 3D-технологій.

AMD ніколи не оголосив конкретного продукту, який принесе X3D на ринок, але новий слух пропонує, що компанія працює над коденем продукту "Milan-x". Milan-X буде заснований на самих нещодавній архітектурі EPYC процесора AMD, але він розгортає набагато більше пропускної здатності пам'яті, ніж ми бачили у сервері AMD раніше.

Milan-X AKA Milan-X (3D). Genesis Io-померти зі складеними киплетами

Я люблю Лазанью 😋 https://t.co/o2frgxyd8p

- executablefix (@ execufix) 25 травня 2021

Next-Gen AMD I / O Die, нібито називається Genesis I / O, і весь комбінований 2,5d / 3d стек сидить на верхній частині великого інтерпостера. Офіційна діаграма AMD показує 4-високий стек HBM за кластером CPU, з одним Стек HBM, присвячений кожному чіпі.

Можливо, що діаграма AMD вище призначена лише для того, щоб показати загальну концепцію того, що компанія має намір побудувати, не точно передавати остаточний дизайн продукту. Якщо діаграма точна, це припускає, що Milan-X буде або буде мати більше сердечників на Chiplet (16 буде потрібно, щоб потрапити до 64 сердечників у чотирьох хперах), або що Мілан-Х звернеться до 32 сердечників. Якщо діаграма точна, інтерпозер AMD не повинен бути під кластером киплетів.

Це, безумовно, кваліфікується як 3D-чіп укладання, але він також піднімає питання про те, скільки енергії вмирає вбирання введення / виводу. Здавалося б, що AMD, нарешті, скоротиться до 7nm для I / O, просто обмежити загальне споживання енергії.

3D-штабелювання, яке завжди було важко, за межами низькоенергетичних середовищ, завдяки проблемі рухомого тепла від дна до верхньої частини стека, не готуючи частину стека чіпа у процесі. Святий Гралінг укладання чіпів полягає в тому, щоб покласти кілька потужних хльотів на вершину один одного, на відміну від того, щоб покласти їх з боку поруч, але Intel і AMD обидва вирішили вирішити щось трохи легше: покласти гарячий чіп На вершині прохолодний.

Intel не використовує таку ж технологію X3D, яка, за чутками, повинна бути доставкою для Milan-X, але його Focros 3D InterConnect дозволив компанії з низьким рівнем потужності процесора Lakefield, щоб мати одне велике ядро ​​крижаного процесорного процесора, що складається з чотирьох низько Потужність "Tremont" cpu cores. З Milan-X, AMD буде вирішувати щось значно складніше - знову ж таки, припускаючи, що обидва, що цей чуток є істинним, і що вмирає вбирання чи виводу.

Мілан-Х, як кажуть, є лише чіп-центром даних, і це не зрозуміло, який спосіб охолодження буде потрібно мати справу з унікальною структурою ЦПУ. Імовірно, AMD захоче дотримуватися примусового повітря, але можливе охолодження рідкого та занурення.

Кількість смуги пропускної здатності Milan-X запропонує в цій конфігурації, не є паралельним. Наш недавній дебют Tracbench показало, скільки додаткової пропускної здатності пам'яті може підвищити продуктивність восьмиканального 3995WX у порівнянні з квадрочним каналом 3990X, навіть якщо останній працює на більш високій тактовій швидкості. У цьому порівнянні, точка 3995WX має до 204.8gb / s пропускної здатності пам'яті, щоб розділити через 64 ​​сердечників.

Якщо кожен Milan-X Chiplet ще вісімтер, і чіп використовує основний, комерційно доступний HBM2E, ми будемо дивитися десь між 300-500GB / s вартості пропускної здатності пам'яті за шиплею. Загальна доступна пропускна здатність пам'яті по всьому чіпі повинно розірвати 1TB / S, і може досягти 2 Тб / с. Незалежно від інших обмежень можуть зв'язуватися Milan-X у той момент, пропускна здатність не буде серед них. Однак чіп також підтримує Off-пакет пам'яті. Навіть якщо ми припускаємо, що найближчим часом прорив, що дозволяє 32 ГБ на стек HBM2E, чотири стеки будуть лише 128 Гб оперативної пам'яті, а вісім стеків забезпечать лише 256 Гб. Поточні сервери AMD підтримують 4TB оперативної пам'яті на розетку, тому немає шансів, щоб замінити таку здатність до еквівалентної кількості на упаковці HBM2E.

Мілан-х виглядає як вид чіпа AMD може принести, щоб нести проти сапфірових порогів. Очікується, що CPU буде представлено десь від 56 до 80 ядер (звіти різноманітні), а також інтегрує HBM2 на упаковці. Сапфірові пороги в даний час очікується наприкінці 2021 року або початку 2022 року. Не повідомлялося про запуску для Milan-X.

Читати далі

Як працюють твердотільні накопичувачі?

Ви коли-небудь задавались питанням, як твердотільні накопичувачі читають і записують дані, або що визначає їх ефективність? Наш технічний пояснювач вас охопив.

Як працюють кеші процесорів L1 та L2 та чому вони є важливою частиною сучасних чіпів

Вам коли-небудь цікаво було, як працюють кеші L1 та L2? Ми раді, що ви запитали. Тут ми глибоко зануримось у структуру та природу одного з найважливіших обчислювальних проектів та інновацій.

Apple працює над процесорами з 32 високопродуктивними ядрами: звіт

Після того, як M1 вдарився кілька тижнів тому, стало очевидно, що зменшувальний процесор - це лише ознака майбутнього. Звіти свідчать про те, що Apple буде швидко збільшувати конкурентну ставку.

Звіт: Apple проігнорувала неодноразові порушення китайським законодавством про працю своїх партнерів

Як повідомляється, Apple закрила очі на неодноразові порушення китайського трудового законодавства на фабриках своїх партнерів протягом останніх шести років.