Деталі Intel - це майбутня архітектура центрального процесора Sunny Cave
Для більшості 2018 року, вважається, що вся енергія на ринку ЦП з'являється з боку AMD рівняння. Хоча на декілька компаній постраждали проблеми з Spectre і Meltdown, Intel посіла найбільший вплив. Він також витримав 10-хвилинну затримку (знову ж таки) і звільнив його керівника - нібито за консенсусними відносинами з працівником. Але, хоча ці події спричинили збиток Intel, вони не змусили довгострокові зусилля компанії вивести на ринок нові продукти.
Сьогодні Intel взяла обгортки від Sunny Cove, першої нової архітектури процесора від Skylake. Intel не повністю детально описує базову архітектуру, і деякі деталі, такі як back-end, залишаються незрозумілими. Але Intel вирішила відкрити завісу набагато ретельніше, ніж це зазвичай на цьому етапі розвитку. Кожен слайд наведено в слайд-шоу нижче. Кожен слайд можна натиснути, щоб відкрити його в більшому окремому вікні.
У порівнянні з Skylake, Sunny Cove зможе випускати два завантаження та два магазини за цикл, а не 2L, 1S Skylake. В даний час існує чотири AGU, з трьома, 10 портами (понад 8), другим перемішуванням та другою одиницею LEA (Load Effective Address).
Кеш-пам'ять L1 на Sunny Cove на 50 відсотків більше, ніж Skylake і попередні чіпи Intel, на 48 Кб порівняно з 32 КБ. Інші схеми, заплановані для архітектури, - більші кеші L2, більша кеш-пам'ять UOP і розширений кеш TLB L2.
Пропускна здатність магазину L1 була подвоєна, з більш широким набором можливостей для портів виконання. У дизайні також присутні 4 блоки LEA (Load Effective Address).
Нарешті, корпорація Intel стверджує, що вона поліпшила ефективність прогнозування галузі, з додатковими латентними покращеннями на чіпі та новим цілим дільником.
Окрім цих покращень, Sunny Cove пропонує спеціалізовану підтримку нових інструкцій, підтримку лінійних адрес 57 бітів та 52-бітну підтримку фізичної адреси. Наразі існує п'ять рівнів пейджингового зв'язку, починаючи з чотирьох, і нові режими безпеки, включаючи попередження інструкцій користувача, новий режим, який
Якщо це ввімкнено, він перешкоджає виконанню певних інструкцій, якщо рівень поточного привілеїв (CPL) перевищує 0. Якщо ці інструкції виконувалися при CPL> 0, користувальницькі космічні програми могли мати доступ до загальносистемних налаштувань, таких як глобальні та таблиць localdescriptor, регістр завдань та таблиця дескрипторів переривань.
Загальна схема Intel для своїх продуктів Core і Atom нового покоління можна побачити тут:
На графіку передбачається, що корпорація Intel приймає річну каденцію для покращення продуктивності. Відносні позиції кожного чіпа неточні; ми попросили і сказали, що Sunny Cove - процесор з частотою 10-нм. Intel пообіцяв бути на полицях магазинів на свята, 2019. Willow Cove і Golden Cove прибудуть пізніше, імовірно, в 2020 і 2021 роках.
Читати далі
Раджа Кодурі від Intel представить на майбутній конференції Samsung Foundry
Цього тижня Раджа Кодурі від Intel виступить на ливарному заході Samsung - і це не те, що сталося б, якби Intel не мала чого сказати.
Seagate представляє власні ядра RISC-V для майбутніх контролерів зберігання
Щоб досягти своєї мети в 50 ТБ на диск протягом наступних кількох років, Seagate вирішила, що потрібен спеціальний контролер зберігання. RISC-V запропонував рішення.
Чому ви не можете перевірити свій ігровий ПК у майбутньому
Спроба забезпечити безпеку системи на майбутнє - це дурна робота. Плануйте свої покупки розумно, але не платіть премію за функції, якими ви поки не можете користуватися.
Майбутня багаторазова ракета Rocket Lab призначена для розгортання мега-сузір’їв
Компанія заявляє, що майбутня ракета "Нейтрон" буде ідеальною для розгортання мега-сузір'їв, і вона буде мати багаторазовий перший етап а-ля Falcon 9.