Балада AM4: як AMD розтягнув процесорний роз'єм від 28 нм до 7нм

До цього часу наше покриття E3 було зосереджено на двох основних анонсах, які AMD зробила навколо своїх майбутніх продуктів CPU і GPU. Але компанія також дала кілька інших цікавих презентацій, включаючи одну про еволюцію Socket AM4.

Оскільки Закон Мура сповільнився, виробники звернулися до альтернативних методів досягнення поліпшень, які вони хочуть бачити від одного покоління до іншого. Замість того, щоб покладатися на прямий вузол скорочується, щоб підвищити продуктивність, вони перетворилися на упаковку, щоб вивести нові вигоди. Сімейство графічних процесорів Fury X компанії AMD, дебютувало використання HBM, є прикладом того, як зміна упаковки може істотно знизити споживання енергії (в цьому випадку споживання енергії підсистеми пам'яті), зберігаючи при цьому значні переваги. Перехід до chiplets є одним із способів, яким компанія працює над цією проблемою - але chiplets все ще повинні бути з'єднані разом в загальний стандарт гніздо.

Компанія AMD заклала основу для свого модульного підходу з чиплетом назад з Ryzen першого покоління. Хоча він не мав окремого пристрою вводу-виводу, ідея створення процесорів у власних дискретних пакетах і підключення їх за допомогою загальної тканини все ще залишається кроком на шляху до збільшення модульності чиплетів сьогодні.

Одним з основних викликів для AMD є підтримка сумісності pinout при переході від монолітної чотирьохядерної плашки, побудованої на 28nm, до змішаного плану з 14nm та 7nm кремнієм, розгорнутими на одному пакеті. Майте на увазі, що немає можливості змінити, які саме висновки передаються. Можуть бути зроблені вдосконалення та вдосконалення сокета, але зміна конструкції сокету порушує сумісність.

AMD знизив крок від 150um до 130um для 7nm Ryzen, незважаючи на виклики цього. На даний момент існують лише два постачальники, які будують ці види рішень. Для того, щоб зробити зміну ефективно, AMD повинен був перейти від традиційних безсвинцевих припоїв і прийняти, що відомо як мідні стовпи, з безсвинцевим припою. Це дає змогу помітно зменшити частоти ударів.

12nm I / O die б використовував паяльні шишки за замовчуванням, але 7nm чіпи використовують мідні стовпи для кращої щільності. Для того, щоб забезпечити спільний інтерфейс, необхідно було забезпечити вбудований вхід / висновок з цим рішенням. Нові матеріали та інтерфейси також були потрібні для маршрутизації PCI Express 4.0 - AMD вирішила вперше використовувати матеріали з низькими втратами і класифікувала свою роботу в цій області як «Взяти деякі ставки, які виплатили».

Схема маршрутизації для базової мікросхеми. Ви можете побачити два chiplets у верхній частині die та сліди дроту, які з'єднують їх з I / O die. Чотири прямокутні блоки в кожному CCX, ймовірно, відповідають кешу L3.

Ці вдосконалення є першою фазою для проектування chiplets та chiplet. Прийняття chiplets все ще є дуже новим явищем у промисловості напівпровідників. Однією з причин, з якої ми ще не бачили їх використання, наприклад, є те, що немає спільного інтерфейсу або стандарту для використання чиплет-конструкцій. Тут AMD і Intel мають перевагу - обидві компанії мають досвід у створенні тканин для підключення компонентів і широких портфелів IP для забезпечення необхідних функціональних блоків. Ми почнемо бачити більше компаній експериментувати з цими методами з часом, і з'являться нові стандарти. Довгострокові, chiplets теоретично можуть бути використані для приєднання різних блоків IP, кожен з яких побудований з різними матеріалами або на різних вузлах процесу.

У цьому випадку чіплети AMD побудовані на 7 нм, чіпсет побудований на 14 нм, а ділянка вводу-виводу, який фактично обробляє введення / виводу, використовує 12 нм - що насправді є оптимізованим 14-нм із зміненими правилами дизайну і бібліотеками. (AMD, як правило, це короткочасно сказав, що chiplets 7nm і I / O 14nm, але компанія дала нам трохи додаткової глибини на своїх глибоких зануреннях E3).

Компанія AMD нічого не сказала про прогнозований термін служби AM4 або про перехід до AM5 після 2020 року. Компанія ще раз заявила, що має намір підтримати роз'єм AM4 “до 2020 року”, але після цього нічого не сказала про свої плани. Розмови про перші модулі DDR5 доступні, можливо, до кінця 2019 або початку 2020 року, а це означає, що 2021 може бути легко, коли ми побачимо перший основний чипсет DDR5 - і AMD цілком може вибрати Socket AM5, щоб скористатися потребою в різних маршрутизації та схеми схем для підтримки нової DRAM. Це гіпотеза, однак, і компанія не оголосила.