AMD подає патент на власну реалізацію чіплета GPU
AMD подала заявку на патент на підхід на основі чіплета до проектування графічних процесорів. Однією з ключових цілей цього підходу є створення більших конфігурацій графічного процесора, ніж це можливо за допомогою одного монолітного штампа.
AMD є третьою компанією, яка поділилася невеликою інформацією про те, як вона може підходити до цієї проблеми, хоча це, ймовірно, трохи розтягує визначення поняття "спільний доступ". Ви можете знайти патент тут - ми коротко розглянемо, що запропонували Intel і Nvidia, перш ніж говорити про подання патентів AMD.
Раніше Intel заявляла, що графічний процесор для центру обробки даних Ponte Vecchio використовуватиме нову архітектуру пам'яті (Xe-MF) з EMIB та Foveros. EMIB - це техніка для підключення різних мікросхем на одному пакеті, тоді як Foveros використовує великі наскрізні кремнієві віаси для підключення апаратних блоків, що не є штампними, при ефективному підключенні до штампа. Цей підхід спирається на технологію упаковки та взаємозв’язку, розроблену компанією Intel для власного використання.
Nvidia запропонувала так званий GPU з багаточиповим модулем, або MC-GPU, який вирішував проблеми, властиві розподілу робочих навантажень між декількома графічними процесорами, використовуючи NUMA, з додатковими функціями, призначеними для зменшення використання пропускної здатності пакета, як кеш L1.5, хоча він визнав неминучі покарання за затримку при переході через різні взаємопов'язані графічні процесори.
Метод AMD передбачає чіплет GPU, організований дещо інакше, ніж ми бачили з 7-нм процесорів, які він випустив на сьогодні. Організація графічного процесора в ефективний дизайн чіплета може бути складною через обмеження пропускної здатності між чіплетами. Це менша проблема з центральними процесорами, де ядра не обов’язково обмінюються всіма настільки, і їх майже не так багато. Графічний процесор має тисячі ядер, тоді як навіть найбільші процесори x86 мають лише 64.
Однією з проблем, яку Nvidia висвітлила у своєму документі за 2017 рік, була необхідність зняти тиск з обмеженої пропускної здатності, доступної для зв'язку MC-GPU з MC-GPU. Запропонована архітектура кешування L1.5, яку пропонує компанія, призначена для полегшення цієї проблеми.
Виконання AMD, описане вище, відрізняється від того, що передбачає Nvidia. AMD пов’язує як процесори робочих груп (ядра шейдерів), так і GFX (блоки з фіксованою функцією) безпосередньо до кешу L1. Сам кеш L1 підключений до графічної тканини даних (GDF), яка також з'єднує L1 і L2. Кеш-пам'ять L2 є когерентною в межах будь-якого окремого чіплета, і будь-який блок WGP або GFX може зчитувати дані з будь-якої частини L2.
Для того, щоб з'єднати кілька чіплів графічного процесора в згуртований процесор графічного процесора, AMD спочатку підключає банки кешу L2 до пасивного зшивального пристрою HPX, використовуючи масштабовану структуру даних (SDF). Це зшивання є тим, що виконує роботу міжчіплетного зв'язку. SDF на кожному чіплеті з'єднаний через пасивне зшивання HPX - це єдина довга стрілка, що з'єднує два чіплети вище. Це зшивання також кріпиться до банків кешу L3 на кожному чіплеті. У цій реалізації смуги GDDR підключені до кешу L3.
Патент AMD передбачає, що лише один чіплет графічного процесора з'єднується з центральним процесором, а пасивне з'єднання з'єднує решту через великий спільний кеш L3. MC-GPU від Nvidia не використовує L3 таким чином.
Теоретично це все дуже цікаво, і ми вже бачили, як AMD постачає графічний процесор з великим хокінком L3 на ньому, люб’язно надано кеш-пам’яттю Infinity RDNA2. Чи дійсно AMD буде доставляти деталі з використанням чіптетів GPU, - це зовсім інше питання, ніж те, чи хоче вона мати патенти на різні ідеї, які, можливо, захоче використовувати.
Роз'єднання центрального процесора та графічного процесора, по суті, змінює роботу, яка спочатку поєднувала їх. Однією з основних проблем, яку повинен подолати чіплетний підхід GPU, є суттєво більші затримки, створені шляхом переміщення цих компонентів один від одного.
Багаточипові графічні процесори - це тема, яку AMD і Nvidia обговорювали роками. Цей патент не підтверджує, що будь-яка продукція з’явиться на ринку найближчим часом, або навіть те, що AMD взагалі коли-небудь підійде до цієї технології.
Читати далі
Власники Google Pixel Slate повідомляють про помилку Flash Storage
Форуми підтримки продуктів Google заповнені розлюченими власниками Pixel Slate, які кажуть, що їх пристрої часто стикаються з помилками сховища.
Вчені 3D-друк мікроскопічного корабля USS Voyager із власним рухом
У нього немає деформованих двигунів, але він може прекрасно ладнати за допомогою перекису водню та платини.
Seagate представляє власні ядра RISC-V для майбутніх контролерів зберігання
Щоб досягти своєї мети в 50 ТБ на диск протягом наступних кількох років, Seagate вирішила, що потрібен спеціальний контролер зберігання. RISC-V запропонував рішення.
Apple будує власний модем 5G
Подейкували, що зараз є офіційним - Apple будує власний 5G-модем.