Western Digital анонсирует планы для собственного процессора RISC-V
RISC-V не была для нас большой проблемой в wfoojjaec, но архитектура процессоров с открытым исходным кодом (ISA) за последние несколько лет набирала обороты в отрасли, поскольку все больше компаний подписали контракт на строительство RISC V совместимых процессоров. Хотя это не первый ISA с открытым исходным кодом, RISC-V предназначен для использования в более широком диапазоне устройств, чем некоторые из предыдущих работ в этом пространстве. Теперь Western Digital объявила, что намерена построить свой собственный процессор RISC-V, что может стать крупным прорывом для ISA в целом.
RISC-V разрабатывается уже много лет и предназначен для практического ISA для разработки ЦП, а не для строгого академического обучения. Запись Википедии в ISA довольно хороша, если вы ищете обзор. По данным Western Digital, он инвестирует в свой новый процессор SweRV в рамках своей задачи по отправке одного миллиарда ядер RISC-V в различные продукты хранения в год. WD построит ядро SweRV, открытую стандартную инициативу для когерентной памяти кэша по сети (OmniXtend) и симулятор набора инструкций RISC-V с открытым исходным кодом. Первые два проекта призваны улучшить собственные усилия Western Digital на рынке хранения, в то время как третий полезен для сообщества RISC-V в целом (в дополнение к самому WD, конечно).
«По мере того, как большие данные и быстрые данные продолжают расширяться, целевые технологии необходимы для разблокировки истинной ценности данных в современных широко используемых приложениях, ориентированных на данные», - сказал в своем заявлении западный цифровой технический директор Martin Fink. В отдельном пресс-релизе в конце ноября WD изложил некоторые из своих соображений. Компания утверждает эпоху Больших Данных, и огромные рабочие нагрузки обработки данных менее поддаются использованию универсальных архитектур для повышения вычислительной производительности, чем когда-то. Western Digital считает, что этот подход к обработке практически не подходит для требований современной эпохи, чем то, что иногда называют «доменными архитектурами».
RISC-V - это способ Western Digital искать преимущества производительности с архитектурой процессора, которую он может настроить для своих нужд, а не пытаться вписаться в центральный процессор. Конечно, вид обработки, о котором мы говорим, является довольно низким уровнем - ожидается, что ядро SweRV будет развернуто в SSD и контроллерах вспышки, а не в традиционном гнезде процессора. Это новое ядро центрального процессора представляет собой 32-разрядную конструкцию в порядке, с 2-сторонней суперскалярной архитектурой и девятиступенчатым конвейером. Ожидается, что часы будут до 1,8 ГГц, построенные на 28-нм технологическом узле.
Читать далее
RISC-V делает шаг навстречу мейнстриму с платой SiFive Dev Board и высокопроизводительным процессором
RISC V продолжает завоевывать рынок, на этот раз с более дешевой и более полнофункциональной тестовой материнской платой.
VIA Technologies и Zhaoxin укрепляют связи с разработчиками процессоров x86
VIA и Zhaoxin углубляют свое стратегическое партнерство за счет дополнительной передачи интеллектуальной собственности, предназначенной для ускорения долгосрочной разработки продукта.
Intel представляет новые мобильные графические процессоры Xe Max для создателей контента начального уровня
Intel выпустила новый потребительский мобильный графический процессор, но у него очень специфический вариант использования, по крайней мере, на данный момент.
Что значит для рынка ПК, если Apple сделает самый быстрый процессор?
M1 SoC от Apple может иметь огромное влияние на рынок ПК. По прошествии 25 лет x86 может больше не быть самой производительной архитектурой ЦП, которую вы практически можете купить.