Intel планирует лицензию гибридных чипов, которые объединяют ARM, RISC-V, и X86

Когда генеральный директор Intel Pat Gelsinger вернулся в прошлом году, он обнародовал планы на новую IDM (интегрированное производителю устройства) 2.0 стратегии. Вместо того, чтобы создать только собственные процессоры, Intel хочет изготовить чипсы для компаний по всей планете. Это сделало крупные последние инвестиции в экосистему RISC-V и пообещали лицензию X86 для клиентов.

В будущем Intel будет лицензировать как твердые, так и мягкие версии различных ядер CPU для своих клиентов. «Мягкая» ядра является ядром ЦП, реализованный в программируемой логике, часто в FPGA. «Hard» Core - это ядро ​​ЦП, который реализован в физическом кремнии. Обычные чипы, проданные AMD и Intel, являются твердыми ядрами.

Intel ссылается на конструкцию Ch Chublet, на которой мы ссылались на прошлой неделе как «шасси Chastle» и предусматривают конструкцию Chuplet, в которой X86, ARM и RISC-V все сосуществуют на том же физическом кремнии. По словам Боба Бреннана, VP Intel of Cudical Solutions Angineening в Intel Foundry Services (IFS), Intel считает, что этот тип продукции будет представлять собой долгосрочный рынок для этих видов продуктов, с каждым IP, посвященным конкретному типу лучшей рабочей нагрузки.

«В Charlet Chassis мы ожидаем, что будет спрос на ARM и RISC-V, в зависимости от того, какой клиент это и будет поддерживать обоими», - сказал Бреннан. «Мы не полностью разработали нашу стратегию, но концепция похожа на том, что мы хотим включить экосистему IP вокруг нашей продукции».

Гибридное будущее Intel

Intel и X86 практически синонимают друг с другом, хотя Intel построил несколько процессоров Non X86 на протяжении всей своей истории. IFS 'Декларации поддержки RISC-V и ARM подчеркивают, что компания намекала на себя новый курс для себя.

Intel предусматривает мир, в котором дизайнеры чипов развертывают иначе оптимизированные микроархитектуры для разных задач. В этом сценарии поставщик может использовать несколько ядер RISC-V в качестве выделенных ускорителей ввода / вывода, но с сервером CPU Server X86 и процессором безопасности ARM. Другим продавцом может построить CPU с низким уровнем питания X86 с еще более низкой мощностью RISC-V AI AICELERATOR. Esperanto, один из недавно объявленных партнеров RISC-V resc-v, обсудил такой ускоритель в горячих фишках в прошлом году.

За последний год Intel запустил множественные процессоры Hybrid X86 с низкой мощностью и высокоэнергическими ядрами, разделяющими тот же кремний. Идея замужкой X86, ARM и RISC-V крепежи в том же пакете и соединение ядер через Chahblets - более продвинутая итерация того же концепции.

Видение Intel является значительным отъездом из статус-кво. Исторически компании не построили SOCS, которые таким образом смешали и сопоставляют микроархитектуры. Этот аргумент здесь состоит в том, что смешивание и сопоставление CPU ISAS и соединительное оборудование через Chahblets концептуально похоже на то, как вычисления ГПУ дополняются и расширенные рабочие нагрузки, которые когда-то были единственной провинцией CPU.

Долгосрочные тенденции в полупроводниковой промышленности могут поощрять этот вид консолидации. Плотность чип продолжает масштабировать, что делает его дешевле, чтобы построить более продвинутые функции в ту же область. Специализированные ускорители, которые загораются только иногда, притягивают меньше энергии, чем массив постоянно активных генеральных ядер.

Включение допущений

Аргумент Intel опирается на идею, что клиенты используют случаи, когда множество ISA имеет смысл. Это непроверенная гипотеза. Intel еще не объявила о любых клиентах планов по созданию чипа, поддерживающего X86, ARM и / или RISC-V в одном пакете.

Существует связь между агрессивным литейным литейным заводом Intel и его планы для поддержки Multi-Isa производства. Intel институционально считает, что его контроль производства ЦП жизненно важно для его собственного долгосрочного успеха и прибыльности. Поддержка нескольких ISAS дает Intel лучший шанс на выигрышное дело от самого широкого круга клиентов.

Если хочет позиционировать себя в качестве литейного выбора для клиентов на режущей кромке, с упаковкой, литографией и параметрами интеграции, не доступными в другом месте. Для того, чтобы продавать интеграцию ISA в качестве конкретной функции, Intel необходимо построить Chakle Ecosystem, которая его поддерживает.

Intel планирует ввести технологию Multi-Isa на двух узлах. Во-первых, есть Intel 16 (ранее известный как Intel 22FFL). Это расслабленный 14-нм узел, изначально предназначенный для клиентов Intel во время его первого литейного толчка. Intel также принесет эту возможность рыночи, когда он предлагает то, что сейчас звонит Intel 3. Что касается старой номенклатуры Intel, Intel 3 находится примерно, где мы ожидаем, что гипотетический Intel 7nm +. Предлагая смесь зрелых и передовых узлов, позволяет использовать свои услуги более широкому клиенту с более широким спектром использования и продуктами и продуктами.

Долгосрочный успех Intel может зависеть от того, принимают ли его клиенты идею мульти-ISA устройств. Это, безусловно, не является обычным способом делать вещи, но идея может выровнять с долгосрочными полупроводниковыми тенденциями интеграции.

Читать далее

SpaceX запускает бета-версию Starlink Better Than Nothing

Тем немногим счастливчикам, которые получили приглашения попробовать услугу, придется заплатить огромную сумму аванса, а скорость не впечатляет. Тем не менее, это новое поколение спутникового Интернета.

RISC-V делает шаг навстречу мейнстриму с платой SiFive Dev Board и высокопроизводительным процессором

RISC V продолжает завоевывать рынок, на этот раз с более дешевой и более полнофункциональной тестовой материнской платой.

Бета-тесты скорости Starlink позорят традиционный спутниковый Интернет

Согласно данным Ookla Speedtest и проанализированным нашими коллегами из PCMag, Starlink оправдывает свои высокие требования к скорости.

ARMing for War: новый Cortex-A78C бросит вызов x86 на рынке ноутбуков

ARM сделала еще один шаг на пути к самостоятельной конкуренции с x86, представив на этой неделе Cortex-A78C. Новый чип содержит до восьми «больших» ядер ЦП и до 8 МБ кэш-памяти третьего уровня.