AMD може подвоїти кеш-пам'ять L3 на базі 7-нм процесорів Epyc
AMD, можливо, виявив майбутні процесори Epic 7nm на своєму заході New Horizons, але лише торкнувся багатьох архітектурних вдосконалень та вдосконалень для ядра. Ми знаємо, що чіп пар являє собою серію 7-нм чіплетів (кожна з яких містить вісім процесорних ядер), але детальні відомості про організацію кеш-пам'яті або дизайн CCX ще не виявлено. Нова точка даних, надана компанією SiSoft Sandra, передбачає, що AMD подвоїла кількість кеша L3 на ядро процесора, принаймні на Epyc.
Подвоєння загальної кількості кеш-пам'яті L3 на ядро є очікуваним кроком для AMD і повинно допомогти покращити загальну ефективність Epyc. Існуюча реалізація CCX на базі AMD виділяє 8 Мб L3 на CCX, з двома CCX на дурну. Проміжок часу між логічними ядрами становить приблизно 26н. При пінгування однієї ядра процесора, 42ns при пінгування в межах того самого CCX та 142ns при пінгуванні іншого CCX з тієї ж фізичної смерті. Це не набагато краще з латентності пам'яті, яку ви потрапили, коли ви вийдете з основної пам'яті, щоб отримати дані таким чином.
У сукупності це означає, що Epyc фактично не має 64 Мб L3 взагалі, у будь-якому значеному значенні. Він має 8 кеш-пам'яті L3 по 8 Мб. Це добре працює для додатків, які можуть вмістити 8Мб кешу, але це заважає Epyc у будь-якій програмі, яка не відповідає цій моделі доступу. Оскільки цей аналіз затримки пам'яті від Anandtech показує, затримка пам'яті Epyc у двох довільних читаннях є досить конкурентоспроможною нижче 8 МБ і значно гірша, ніж Intel вище цієї точки.
Збільшення кількості кеш-пам'яті L3 на дурняк, очевидно, покращить продуктивність у додатках, що вписуються в 16-мегабайтовий пул доступу, а не на 8-мегапіксельний фрагмент. Однак я хочу обережно заперечувати, що це єдина зміна, яку AMD зробила для організації Epyc в цілому. Рішення організувати Epyc як набір 7-нм чіплетів, які підключаються до звичайного вводу / виводу, буде впливати на комунікацію між ядром і основою. Точно незрозуміло, як зміниться ситуація з кремнієм AMD в Римі, оскільки компанія поки не оприлюднила цю інформацію, але існує безліч ручок і наборів, які AMD могла б налаштувати. Окрім фізичних змін, які ми знаємо, 7nm Epyc включає в себе можливі зміни в стратегії кешування, поліпшення Infinity Fabric, зміна дизайну CCX та навіть зміни в тому, як AMD управляє споживанням енергії в своїх кешах, що може потенційно впливати на затримку пам'яті. Знаючи, що компанія, можливо, подвоївся на кеш-пам'ять L3, нам щось говорить про Рим, але це не вся історія.
Як ця зміна може вплинути на настільний Рісен незрозуміло. AMD міг би обирати зберегти один і той же розмір кешу L3 на одному диску, або він може з'єднати деякий L3 з метою відновлення поганих мікросхем або розрізнення Epyc з частинами Ryzen. Оригінальна компанія Ryzen почала повторно використовувати один і той же кремній у всіх продуктивних сім'ях в максимально можливій мірі, але деякі процесори Ryzen 5 другої генерації компанії мають менші кеші L3 (8 МБ на Ryzen 5 2500X, проти 16 Мб на Ryzen 5 1500X) .
Читати далі
RISC-V навшпиньки до основного потоку завдяки платформі розробників SiFive, високопродуктивний процесор
RISC V продовжує проникати на ринок, цього разу завдяки дешевшій та повнофункціональнішій тестовій материнській платі.
VIA Technologies, Zhaoxin зміцнюють зв'язки з процесором x86
VIA та Zhaoxin поглиблюють своє стратегічне партнерство за допомогою додаткових передач ІР, спрямованих на пришвидшення довгострокової розробки продуктів.
Intel випускає нові мобільні графічні процесори Xe Max для творців вмісту початкового рівня
Intel випустила новий споживчий мобільний графічний процесор, але він має дуже конкретний варіант використання, принаймні зараз.
Що це означає для ринку ПК, якщо Apple робить найшвидший процесор?
SoC від M1 від Apple може мати глибокий вплив на ринок ПК. Через 25 років x86 може перестати бути найефективнішою архітектурою центрального процесора, яку ви практично можете придбати.